- ▶ 회로설명 (circuit description) : 지금까지 로직회로에 사용되는 여러 게이트들을... 4001, 4011 CMOS IC로 실험해 보았습니다. 실험에 의해, 이제 로직회로를 어떻게 제작하고 동작을 확인하는지에 대한 감을 잡으셨을 것입니다. 테스터로 High, Low 상태확인도 익숙해 졌을 테고요... 로직회로는 한 번 실험해 보면 금방 이해할 수 있으며, 쉽게 응용할 수 있는 성질을 가지고 있습니다. ^^
이번 시간에는 게이트와 함께 로직회로의 기본블록을 이루는 플립플롯을 공부해 보겠습니다. 플립플롯은 J/K형과 D 형이 기본이지만... 결국 하는 일은 (논리상태의) 기억 즉 메모리 기능입니다. 메모리란 어떤 상태를 일정시간 유지하는 것이므로, 결국 논리상태의 시간지연을 가져옵니다. 이렇게 시간지연이 나타나는 현상에는 타이밍 챠트(Timing chart)가 동작분석과 이해를 돕는데 유용하게 사용되고 있습니다. ^^
※ D 형 플립플롯은 J/K형에 NOT 게이트를 하나 추가해서 만들어집니다. 결국 기본은 J/K형 플립플롯 하나 뿐입니다. ^^
일반적인 플립플롯 IC는 Q와 Q바 (Q 위에 줄이 그어진 문자) 라는 두 개의 출력단자를 가지고 있습니다. 출력 Q와 Q바의 상태는 언제나 반대입니다. 즉 Q가 High이면 Q바는 Low 상태이며, Q가 Low이면 Q바는 High 상태가 됩니다. (즉 Q바 = Q + NOT)
플립플롯을 사용한 논리회로에는, Q와 Q바의 상태를 함께 활용하는 경우를 많이 발견할 수 있습니다. ^^
일반적으로 D F/F은... D, ck의 2 개 입력과 Q, Q바의 2 개 출력을 갖고 있습니다. D F/F의 동작을 설명하기 위해... 먼저 입력단자 D의 상태가 High, Low 둘 중 어느 하나로 되어 있다고 가정합니다. 이 상태에서 다른 입력단자 ck에 펄스를 입력 시킵니다. 그러면 (IC의 종류에 따라) 펄스의 상승순간이나 하강순간에서 입력 D의 상태가 출력 Q로 복사됩니다. (즉 D = Q) 물론 Q바의 상태는 Q와 반대로 됩니다. ^^
※ 펄스의 상승순간을 상승에지(rising edge), 하강순간을 하강에지(falling edge)라고 부릅니다.
▶ 회로도 (The circuit diagram) : CMOS Logic IC 4013 (D F/F) - 4013, 4093 메뉴얼 ^^
- ▶ 회로동작 설명 (circuit operation) : CMOS 4013 IC는 2 개의 D F/F을 가지고 있으며, ck 입력단자에 가해지는 펄스상태가 Low에서 High로 되는 순간, 입력 D의 상태가 출력 Q로 전달됩니다. 한 마디로 4013 IC는 상승에지(rising edge)형 D F/F 입니다. (핀 배치는 그림참조) ^^
CMOS 4093는 4 개의 NAND 게이트를 가지고 있는 로직 IC 입니다. 핀 배치는 4011과 동일하며, 차이점은 입력단자가 "슈미트 입력" 특성으로 설계되어 있다는 것입니다. (4093 NAND 게이트 심볼안에 표기된 기호가 "슈미트 입력"을 나타냅니다)
※ "슈미트 입력" 특성은... IC의 입력단자의 High, Low 상태를 받아들이는 회로에 의해 나타납니다. 보통의 로직 IC 입력회로는, 어떤 (일정한) 입력전압을 기준으로 High와 Low 상태를 판정합니다. 즉 기준 이상의 전압은 High, 이하는 Low 상태로 인식하게 되는 거지요... 그러므로 기준전압 부근에서는 판정하기가 애매한 상태로 되고 맙니다. 만일 기준전압 근방에서 입력전압이 상하로 변동하면... 바로 몇 개의 High, Low 상태로 받아들입니다. (기계식 접점을 가진 스위치가 입력단자에 연결되었을 때 발생하는 문제임)
반면에 "슈미트 입력"은 기준전압을 2 개 정해 놓습니다. "슈미트 입력" 회로는 낮은 기준전압을 통과한 입력전압이 높은 기준전압까지 통과할 때 오직 한 번만 High 상태로 인정합니다. 반대로 High→Low 상태는... 높은 기준전압에서 내려온 입력전압이 낮은 기준전압을 통과하면 (역시) 한 번만 받아들입니다.
그러므로 "슈미트 입력"의 특성은 세트/리세트 입력회로 특성과 같습니다. 차이점은 "슈미트 입력"은 입력단자 안의 회로에 들어 있으며, 세트/리세트 회로는 (일반) 로직 게이트로 만들어진다는 정도입니다. ^^
▶ 실험회로의 첫 번째는, D F/F 하나를 사용한 2 분주 회로입니다. 4093 IC의 1, 2, 3 핀으로 이루어진 NAND 게이트는 R1, C1과 함께 약 1 Hz의 구형파 펄스열을 발생시킵니다. 발생된 펄스열은 5, 6, 4 핀으로 구성된 NAND 게이트 출력에 연결된 LED로 확인할 수 있습니다. (R2, 3.3k 저항에 의해 약 1mA 전류로 LED를 구동하므로 출력 Tr이 필요없음. 단 LED는 밝지 않음. 4093 게이트의 출력 sink 전류는 2mA 정도)
D F/F의 Q 단자 출력상태를 LED로 확인하기 위해... Tr 출력 확인회로를 사용하였습니다. Q바 출력의 상태는 Q 출력과 반대임을 테스터로 (반드시) 확인해 두시기 바랍니다. ^^
회로의 핵심은 그림에 나타난 타이밍 챠트에 잘 나타나 있습니다. ^^
1. 처음 전원이 (회로에) 투입되면 4013 D F/F 의 Q는 High, Q바는 Low 상태가 됩니다.
2. (회로에 보면, 입력 D 단자에 Q바 단자가 연결되어 있으므로...) D는 Low 상태...
3. 입력펄스(Clock)의 상승에지가 D F/F 의 ck입력에 가해지는 순간, Q = D = Low가 되고 Q바 = High...
4. 이제 D = Q바 = High 상태로 바뀝니다.
5. 다음의 입력펄스(Clock)에 의해, Q = D = High가 되고 Q바 = Low 상태로 됩니다.
6. 다시 2 번으로 가서 계속됩니다.
결과는 2 번의 입력펄스(Clock)로, D F/F 출력의 상태가 한 번의 (긴 주기) 펄스로 변화 하였습니다. 즉 입력펄스 갯수의 2 분주(÷2) 회로로 작동한 것입니다. ^^
※ 1 Hz 입력펄스(Clock)의 변화가 너무 빠르므로 찬찬히 타이밍 챠트를 확인하기 힘듭니다. 왜 지금까지
실험한 세트/리세트(Set/Reset) 논리회로의 출력을 입력펄스(Clock) 대신으로 하지 않으십니까? PB 스위치로 하나하나 펄스를 발생시켜 가면서 차분히 관찰하여 보십시요... ^^
▶ 두 번째 실험회로는, D F/F 두 개를 연속으로 사용한 2 분주, 4 분주 회로입니다. 단 초단 D F/F의 입력앞에 부가된 NOT 게이트가, 4013 동작을 입력펄스 하강부분에서 동작하는 D F/F 처럼 변화시켰음에 주의 하십시요. (8, 9, 10 핀으로 구성된 NAND 게이트 사용) ^^
첫 번째 2 분주 실험회로와 (원리적으로) 같은 동작을 보이므로... 실험으로 그림의 타이밍 챠트를 확인하여 보십시요. (그림의 여백 부족으로 D F/F Q바들의 파형은 타이밍 챠트에서 생략되어 있습니다. 함께 그려넣고 논리를 따져보면 훨씬 쉽게 이해할 수 있습니다) ^^
※ 첫 번째 실험과 마찬가지로 세트/리세트(Set/Reset) 논리회로의 출력을 사용하여 관찰하십시요.
From http://www.devicemart.co.kr/mart7/circuitry/bbs.php?table=beginner&query=view&uid=45&p=1
